 |
|||||||
|
|||||||
|
|
|||||||
|
|||||||
|
|
“通过集成了通常采用分立集成电路实现的复位、管理和监控功能，ProcessorPM器件降低了客户的成本。 ”公司副总裁兼低密度与混合信号解决方案总经理Chris Fanning说道。 “得益于集成了莱迪思的在系统可编程功能，ProcessorPM器件还为我们的客户提供更大的设计灵活性。 ”
ProcessorPM器件提供6个带有毛刺滤波器的可编程阈值比较器（ - 0.7 ％ ），以监测多达6个电源轨而无需使用外部的电阻器和电容器。比较器的输出连接一个16个宏单元的强大的片上PLD （可编程逻辑器件），用简单的逻辑方程生成复位和欠压信号。四个定时器可分别编程，从32微秒至2秒，用于实现监控定时器或复位脉冲展宽。两个数字输入可用于手动复位输入或用于监测其他数字输入，如电源故障或禁用处理器信号。
所有的器件设置都采用片上非易失性的EEPROM存储，是通过一个JTAG接口来编程的。电路板装配完成后的设计修改，诸如改变阈值或改变定时器的值，可通过在PAC-Designer?软件中修改设计，然后经由JTAG设计来轻松地实现。无需改变任何电阻或电容。
工厂预编程的ProcessorPM增加了便利性，并降低了电路板成本
ProcessorPM器件预先编入了一个初始配置，集成了一个可编程的6路电源复位发生器（通过复用引脚配置）和一个可编程的监控定时器（通过复用引脚配置） 。此配置可用于一大批设计。莱迪思还提供了初始配置的软件源代码，以便集成额外的功能，进一步降低电路板成本。
ProcessorPM 设计支持
可以采用PAC-Designer 5.1版的软件工具套件中提供的直观的、用户友好的图形用户界面来实现ProcessorPM设计。该软件可从莱迪思的网站，
PAC-Designer 5.1软件的改进的LogiBuilder功能，使设计人员能够降低解决方案的成本。LogiBuilder占用不到20-30 ％的PLD逻辑资源，从而能够进一步将微处理器支持功能集成到ProcessorPM器件中。
ProcessorPM器件可以根据给定的设计环境，分四个简单的步骤进行自定义。步是设置监测阈值。使用一个简单的下拉菜单，可以针对给定的设计，设置电源故障检测阈值。每一个电压监测的输入，有192级阈值。第二个步骤是使用直观的LogiBuilder接口，配置逻辑方程和定时器延时设置，以满足复位脉冲展宽、输出极性和选定的电源监控要求。第三步是使用波形仿真器，反复进行设计。一步是硬件验证：在原理图中使用该设计之前，将它到一块处理器电源管理器的评估板中，并在硬件中验证此设计。
